职位描述
1. 模块级架构定义与设计；
2. 撰写设计规范和报告； 
3. 模块级RTL实现； 
4. SoC集成； 
5. 系统和模块级的仿真与验证；
6. 模块级综合及时序分析； 
7. 相关模块的FPGA验证及芯片测试；
8. 基于算法模型的规格及架构定义。
 任职要求
1. 电子工程学士或硕士，有2-5年的数字化设计经验；
2. 扎实的数字模块化设计知识（Data-path,Filters,FIFO.....）；
3. 熟练掌握Verilog RTL编码，验证和调试；
4. SOC/FPGA 设计/验证经验； 
5. 有DFT工作经验者优先；
6. 熟悉System-Verilog 语言者优先；
7. 良好的沟通能力，团队合作精神，自我激励。

姓名：*

出生日期：

邮箱：*

最高学历：

其他 小学 初中 本科 硕士 博士

年龄：

毕业院校：

手机：*

所学专业：

国家/地区：

中国

期望工作地点：

上海 武汉

上传简历：*